Huawei propõe novo paradigma de chips e mira densidade equivalente a 1,4 nm até 2031

Diante dos limites físicos que a indústria global de semicondutores enfrenta para continuar miniaturizando transistores, a gigante chinesa Huawei apresentou um novo arcabouço conceitual que muda o foco: em vez de perseguir a redução geométrica dos componentes, a proposta é otimizar o tempo — mais precisamente, a velocidade com que os sinais trafegam dentro do chip.

A ideia, batizada de Lei de Escalonamento Tau (τ), foi apresentada por He Tingbo, executiva sênior da Huawei, durante palestra principal no Simpósio Internacional de Circuitos e Sistemas do IEEE (ISCAS) de 2026, realizada na segunda-feira. A proposta surge em meio à percepção generalizada de que a Lei de Moore — princípio que orientou o setor por mais de cinco décadas — vem esbarrando em retornos econômicos decrescentes e em gargalos técnicos cada vez mais difíceis de superar.

Do "menor" para o "mais rápido": o que muda na proposta

Para entender a relevância do anúncio, é preciso lembrar como a indústria operou até aqui. A Lei de Moore, formulada nos anos 1960, previa que o número de transistores em um chip dobraria a intervalos regulares — algo alcançado, na prática, ao encolher fisicamente os componentes, dos antigos nós de micrômetros até os atuais processos de poucos nanômetros. O problema é que esse encolhimento está chegando a barreiras físicas e a custos proibitivos: cada nova geração de fabricação exige investimentos bilionários e entrega ganhos cada vez menores.

É nesse ponto que a Huawei tenta inverter a lógica. Diferentemente das abordagens convencionais, que priorizam reduzir o tamanho do transistor, a Lei de Escalonamento Tau coloca o foco em comprimir o atraso de propagação do sinal ao longo de toda a pilha de computação. O nome não é casual: na eletrônica, a letra grega τ (tau) costuma representar a constante de tempo, uma medida do atraso com que um sinal elétrico se propaga por um circuito. Em outras palavras, em vez de medir o progresso pela quantidade de transistores espremidos em um milímetro quadrado, a Huawei propõe medi-lo pela rapidez com que a informação circula pelo sistema inteiro.

Como a Huawei pretende colocar a ideia em prática

Para implementar o princípio, a empresa desenvolveu um mecanismo de co-otimização em vários níveis, que abrange dispositivos, circuitos, chips e sistemas — ou seja, em vez de tratar cada camada isoladamente, a engenharia é pensada de forma integrada, de ponta a ponta. Duas inovações concentram o anúncio.

A primeira é a LogicFolding, uma arquitetura projetada para "dobrar" a lógica e romper fronteiras físicas tradicionais, com o objetivo de encurtar o roteamento do chamado caminho crítico. Esse caminho crítico é a rota de maior atraso dentro do chip — aquela que, na prática, limita a frequência máxima de operação. Encurtar a fiação ao longo dele significa reduzir distâncias que o sinal precisa percorrer e, com isso, ganhar velocidade. Esse detalhe é particularmente importante porque, nos processos mais avançados, boa parte do atraso já não vem dos transistores em si, mas das interconexões metálicas entre eles.

A segunda é a UnifiedBus, um protocolo voltado a reduzir a latência de comunicação em nível de sistema — isto é, a demora na troca de dados entre os diferentes blocos e componentes de uma arquitetura. Para analistas do setor, esse tipo de otimização sistêmica é hoje crucial, justamente porque os nós de fabricação mais avançados se tornaram cada vez mais difíceis e caros de alcançar.

Os números e o cronograma

Segundo He Tingbo, a metodologia não é apenas teórica: a Huawei afirma ter projetado e produzido em massa 381 chips com base nessa abordagem ao longo dos últimos seis anos, em segmentos que vão da eletrônica de consumo à infraestrutura de inteligência artificial.

O próximo marco está agendado para o quarto trimestre de 2026, com o lançamento de uma nova série de chips Kirin que incorporará a arquitetura LogicFolding — uma linha que, vale lembrar, é o coração dos smartphones de ponta da empresa. Olhando mais à frente, a Huawei projeta que seus chips de alto desempenho poderão atingir, até 2031, densidades de transistores equivalentes às dos processos da classe de 1,4 nanômetro.

Aqui cabe um cuidado de leitura importante: a empresa fala em densidade equivalente, não necessariamente em fabricar literalmente em um nó de 1,4 nm. A diferença é decisiva. O que se propõe é alcançar desempenho e densidade efetiva comparáveis aos de um processo de ponta por meio de otimização de arquitetura e de sistema — e não, obrigatoriamente, pela fabricação no nó físico correspondente. Vale acrescentar que os nomes de nós (3 nm, 2 nm, 1,4 nm) já há anos deixaram de corresponder a medidas físicas reais, funcionando mais como rótulos comerciais de gerações tecnológicas.

O pano de fundo que dá sentido à estratégia

Embora o anúncio enfatize cooperação, ele não pode ser lido fora do contexto geopolítico. A Huawei está há anos sob sanções dos Estados Unidos, que restringem seu acesso às ferramentas de fabricação mais avançadas — como as máquinas de litografia ultravioleta extrema (EUV), essenciais para produzir os nós mais modernos. Sem acesso fácil a essa tecnologia de ponta, perseguir o encolhimento geométrico tradicional seria, para a empresa, uma corrida em desvantagem.

Vista por esse ângulo, a Lei de Escalonamento Tau é também uma resposta estratégica: se não é possível competir pela menor geometria, a Huawei aposta em extrair mais desempenho de cada nó disponível por meio de engenharia de sistema. E essa direção, longe de ser uma excentricidade, conversa com uma tendência real e mais ampla da indústria — o movimento do "More than Moore", que abrange chiplets, empilhamento 3D, empacotamento avançado e a chamada co-otimização de sistema e tecnologia (STCO), perseguida também por gigantes como TSMC e Intel.

Apesar do cenário competitivo, He Tingbo fez questão de defender a colaboração internacional. Para ela, a indústria de semicondutores prospera com abertura e cooperação, e nenhuma empresa, sozinha, consegue resolver os desafios da evolução do setor. A apresentação atraiu atenção considerável de pesquisadores e executivos, refletindo o interesse crescente por caminhos alternativos de escalonamento de semicondutores — para além da miniaturização tradicional dos transistores.